TSV(Through-Silicon Via)の製造工程、および各工程で使用するサムコの装置をご紹介します。
![](./img/tsv/img01.png)
CMPによるSiの研磨
(Chemical Mechanical Polishing)
![](./img/tsv/img02.png)
フォトリソグラフィー
![](./img/tsv/img03.png)
貫通孔の形成
ボッシュプロセスによりSiをエッチングし貫通孔を形成
シリコン深掘り装置
![](./img/tsv/img04.png)
側壁への絶縁膜形成
貫通孔の側壁にTEOS-SiO2絶縁膜を形成
液体ソースCVD®装置
![](./img/tsv/img05.png)
下部電極露出
電極上のTEOS-SiO2を選択的に除去
RIE装置
![](./img/tsv/img06.png)
バリア層の形成
TiNバリア層によりCuの拡散を防止
![](./img/tsv/img07.png)
メッキによる
Cuプラグの形成
![](./img/tsv/img08.png)
CMP
![](./img/tsv/img09.png)
RIEによるCuプラグ出し
RIE装置
![](./img/tsv/img10.png)
SiO2膜の形成
液体ソースCVD®装置
![](./img/tsv/img11.png)
フォトリソグラフィー
![](./img/tsv/img12.png)
SiO2膜のエッチング
RIE装置
サムコ製装置における
TSVの作製事例
埋め込み特性
SIPスパッタによるシードCu膜厚:310nmの導入とめっき条件の最適化により低温プラズマCVD膜を1.36μm形成後でも高アスベクト比ビア(~7)への銅の完全充填が可能 。
![](./img/tsv/img_case01_sp.png)