
高速成膜とストレス制御が可能 独自のセルフバイアス法の採用により高速(300~500nm/min)かつ低ストレスの成膜が可能です。

低温成膜が可能 室温~350℃程度の低温成膜が可能です。また、プラスチック上への成膜が可能です。

ステップカバレージに優れた成膜が可能 液体ソースのTEOSを用いるLS-CVD法によりステップカバレージと埋め込み効果に優れた成膜が可能です。

パーティクルの発生を抑制 反応室に独自の工夫を施し、パーティクルの発生を抑制しています。

TSVの側壁絶縁膜形成 3次元LSIでの貫通ビア形成プロセスにおける側壁への絶縁膜形成

光導波路など光学部品の製造

MEMSのマスク及び酸化膜犠牲層形成

プラスチック材料の保護膜の形成

高アスペクト比段差への被膜

Samco-Interview
科学者様、研究者様へのインタビューをご紹介