

Boschプロセス用ICPエッティング装置と 絶縁膜形成用CVD装置の3次元実装への応用

1.はじめに

シリコン半導体の高集積化とチップサイズのさらなる小型化の要求にともない、現在、さまざまな企業や研究機関等で3次元実装の研究が行われている。ここでは、Boschプロセス用ICPエッティング装置RIE-200iPBと絶縁膜形成用プラズマCVD装置PD-270STPの3次元実装のビアホール製作工程への応用を紹介する。

2.ビアホール製作工程と当社装置

図1は、当社が成膜プロセスなどで協力させて頂いた超先端電子技術開発機構（ASET）のビアホール製作工程である。この中で、『②ビアホール加工』と『⑨Cuのプラグ出し』にICPエッティング装置RIE-200iPB、『③ビアホール側壁への絶縁膜形成』に絶縁膜形成用プラズマCVD装置PD-270STP、『④ホール底部絶縁膜除去』と『⑪Cuコンタクト出し』にリアクティブイオンエッティング装置RIE-10NR、『⑩CuバリアSiN層形成』に窒化膜形成用プラズマCVD装置PD-3800Lなどの当社製品の応用が可能である。

3.ICPエッティング装置

RIE-200iPBによるビアホール加工

表面工程では、Si基板にデバイスが作製された後、 $70\text{ }\mu\text{m}$ のSiディープエッティングが行われ、ビアホールが形成される。当社では、Siディープエッティング技術として知られるBoschプロセスの専用のICPエッティング装置RIE-200iPBを市場投している。Boschプロセスは、高アスペクト形状の高速エッティングが可能であるため3次元実装への応用が大きく期待されている。図2は、本装置によるビアホールの加工例である。直径 $4\text{ }\mu\text{m}$ 深さ $30\text{ }\mu\text{m}$ の小径の孔と直径 $30\text{ }\mu\text{m}$ 深さ $200\text{ }\mu\text{m}$ の

大径の孔の2種類の加工であるが、孔の大きさ、深さに関わらずともに垂直で高精度なエッティング形状であり、3次元実装で要求されるSiディープエッティングに本装置が適していることがわかる。小径の孔はやや順テーパーがかっているが、のちの成膜工程およびCuプラグ形成でのカバーレージを考慮したためであり、意図的に行ったものである。

4.ビアホール側壁への絶縁膜形成

ビアホール側壁への絶縁膜形成では、カバーレージと均一性、さらに絶縁性にすぐれた成膜が要求される。当社の絶縁膜形成用プラズマCVD装置PD-270STPは、液体ソースのTEOSを用いるLS-CVD[®]法により、高アスペクトホール内壁へのカバーレージにすぐれた SiO_2 膜の形成が可能である。また、当社独自のセルフバイアス制御法の採用により、低温かつ高速で薄膜から厚膜まで低ストレスでの成膜が可能である。図3は、本装置によるTEOS- SiO_2 膜のカバーレージ特性である。エッティング深さが $120\text{ }\mu\text{m}$ で開口径が異なる場合、開口径と深さのアスペクト比の違いにより、ホール内壁の側面上部、側面下部、底部の3箇所で膜厚がどのように変わるかということを示している。アスペクト比が大きくなるにしたがって、表面に対する膜厚比率は減少しているが、アスペクト比が7の場合でも、側面下部や底部は35%程度と良好な結果が得られている。図4は、サンプル温度 150°C 以下、膜厚 $1.0\text{ }\mu\text{m}$ の場合のTEOS- SiO_2 膜のリーク電流測定結果である。成膜部位によらず電圧が -15.00 V のときでもリーク電流は $1.00\text{ E-}09$ 程度と良好な結果が得られている。本装置によるTEOS- SiO_2 膜はカバーレージと絶縁耐圧にすぐれており、ビアホール側壁の絶縁膜に適していることがわかる。

図1.3次元実装のビアホール製作工程




図2.ICPエッティング装置によるビアホールの加工




図3.TEOS- SiO_2 膜のカバーレージ特性




図4.TEOS- SiO_2 膜のリーク電流測定結果

